●單片4至8分鐘語音錄放,4、5、6及8分鐘 　　　 　　●無需開發系統
●內置微控制器串行通信接口　　　　　　　 　　　　●3V單電源工作
●多段信息處理　　　　　　　　　　　　　　　　　 ●工作電流25-30mA,維持電流1μA
●不耗電信息保存100年(典型值)　　　　　　　　　　●高質量、自然的語音還原技術
●100,000次錄音周期(典型值)　　　　　　　　　　　●自動靜噪功能
●片內免調整時鐘,可選用外部時鐘
4003系列型號與性能對照表

型 號	時 間	輸入采樣	典型帶寬	最大段數	最小段長	外部鐘頻
ISD4003-04M	4分鐘	8.0kHz	3.4kHz	1200	200ms	1024.0kHz
ISD4003-05M	5分鐘	6.4kHz	2.7kHz	1200	250ms	819.2kHz
ISD4003-06M	6分鐘	5.3kHz	2.3kHz	1200	300ms	682.7kHz
ISD4003-08M	8分鐘	4.0kHz	1.7kHz	1200	400ms	512.0kHz

　　ISD4003系列工作電壓3V,單片錄放時間4至8分鐘,音質好,適用于移動電話及其他便攜式電子產品中。芯片采用CMOS技術,內含振蕩器、防混淆濾波器、平滑濾波器、音頻放大器、自動靜噪及高密度多電平閃爍存貯陳列。芯片設計是基于所有操作必須由微控制器控制,操作命令可通過串行通信接口(SPI或Microwire)送入。芯片采用多電平直接模擬量存儲技術, 每個采樣值直接存貯在片內閃爍存貯器中,因此能夠非常真實、自然地再現語音、音樂、音調和效果聲,避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和"金屬聲"。采樣頻率可為 4.0,5.3,6.4,8.0kHz,頻率越低,錄放時間越長,而音質有所下降,片內信息存于閃爍存貯器中,可在斷電情況下保存100年(典型值),反復錄音10萬次�？s略圖為：

二、引腳描述
　　電源:(VCCA,VCCD) 為使噪聲最小,芯片的模擬和數字電路使用不同的電源總線,并且分別引到外封裝的不同管腳上,模擬和數字電源端最好分別走線,盡可能在靠近供電端處相連,而去耦電容應盡量造近器件。
地線:(VSSA,VSSD) 芯片內部的模擬和數字電路也使用不同的地線。幾個VSSA盡量在引腳焊盤上相連,并用低阻通路連至電源上,VSSD也用低阻通路連至電源上。這些接地通路要足以使VSSA與VSSD之間的阻值小于3Ω。芯片的背面是通過襯底電阻連接到VSS的,在做COB時托盤須接VSS或懸空。

ISD4003系列TSOP及PDIP、SOIC引腳圖
同相模擬輸入(ANA IN+) 這是錄音信號的同相輸入端。輸入放大器可用單端或差分驅動。單端驅動時,信號由耦合電容輸入,最大幅度為峰峰值32mV,耦合電容和本端的3KΩ電阻輸入阻抗決定了芯片頻帶的低端截止頻率。差分驅動時,信號最大幅度為峰峰值16mV。這兩種驅動方式見圖2-14 (為ISD3300系列相同)。
串行輸出(MISO) ISD的串行輸出端。ISD未選中時,本端呈高阻態。
串行時鐘(SCLK) ISD的時鐘輸入端,由主控制器產生,用于同步MOSI和MISO的數據傳輸。數據在SCLK上升沿鎖存到ISD,在下降沿移出ISD。
中斷(/INT) 本端為漏極開路輸出。ISD在任何操作(包括快進)中檢測到EOM或OVF時,本端變低并保持。中斷狀態在下一個SPI周期開始時清除。中斷狀態也可用RINT指令讀取。
OVF標志----指示ISD的錄、放操作已到達存儲器的未尾。
EOM標志----只在放音中檢測到內部的EOM標志時,此狀態位才置1。
行地址時鐘(RAC) 漏極開路輸出。每個RAC周期表示ISD存儲器的操作進行了一行(ISD4003系列中的存貯器其1200行)。該信號175ms保持高電平,低電平為25ms�？爝M模式下,RAC的218.75μs是高電平,31.25μs為低電平。該端可用于存儲管理技術。


外部時鐘（XCLK）：本端內部有下拉元件。芯片內部的采樣時 鐘在出廠前已調校,誤差在+1%內。 商業級芯片在整個溫度和電壓范圍內, 頻率變化在+2.25%內。工業級芯片在整個溫度和電壓范圍內,頻率變化在-6/+4%內,此時建議使用穩壓電源。若要求更高精度,可從本端輸入外部時鐘(如前表所列)。由于內部的防混淆及平滑濾波器已設定,故上述推薦的時鐘頻率不應改變。輸入時鐘的占空比無關緊要,因內部首先進行了分頻。在不外接地時鐘時,此端必須接地。 自動靜噪（AMCAP)：當錄音信號電平下降到內部設定的某一閾值以下時,自動靜噪功能使信號衰弱,這樣有助于養活無信號(靜音)時的噪聲。通常本端對地接1μF的電容,構成內部信號電平峰值檢測電路的一部分。檢出的峰值電平與內部設定的閾值作比較,決定自動靜噪功能的翻轉點。大信號時,自動靜噪電路不衰減,靜音時衰減6dB。1μF的電容也影響自動靜噪電路對信號幅度的響應速度。本端接VCCA則禁止自動靜噪。
三、SPI(串行外設接口)
ISD4003工作于SPI串行接口。SPI協議是一個同步串行數據傳輸協議,協議假定微控制器的SPI移位寄存器在SCLK的下降沿動作,因此對ISD4003而言,在時鐘止升沿鎖存MOSI引腳的數據,在下降沿將數據送至MISO引腳。協議的具體內容為：
1.所有串行數據傳輸開始于SS下降沿。
2.SS在傳輸期間必須保持為低電平,在兩條指令之間則保持為高電平。
3.數據在時鐘上升沿移入,在下降沿移出。
4.SS變低,輸入指令和地址后,ISD才能開始錄放操作。
5.指令格式是(5位控制碼)加(11位地址碼)。
6.ISD的任何操作(含快進)如果遇到EOM或OVF,則產生一個中斷,該中斷狀態在下一個SPI周期開始時被清除。
7.使用"讀"指令使中斷狀態位移出ISD的MISO引腳時,控制及地址數據也應同步從MOSI端移入。因此要注意移入的數據是否與器件當前進行的操作兼容。當然,也允許在一個SPI周期里,同時執行讀狀態和開始新的操作(即新移入的數據與器件當前的操作可以不兼容)。
8.所有操作在運行位(RUN)置1時開始,置0時結束。
9.所有指令都在SS端上升沿開始執行。
(一)信息快進
用戶不必知道信息的確切地址,就能快進跳過一條信息。信息快進只用于放音模式。放音速度是正常的1600倍,遇到EOM后停止,然后內部地址計數器加1,指向下條信息的開始處。
(二)上電順序
器件延時TPUD(8kHz采樣時,約為25毫秒)后才能開始操作。因此,用戶發完上電指令后,必須等待TPUD,才能發出一條操作指令。例如：從00從處發音,應遵循如下時序:1.發POWER Up命令;2.等待TPUD(上電延時);3.發地址值為00的SETPLAY命令;4.發PLAY命令。
器件會從此00地址開始放音,當出現EOM時,立即中斷,停止放音。
如果從00從處發音,則按以下時序:
1. 發POWER UP命令;
2.等待TPUD(上電延時);
3.發POWER UP命令
4.等待2倍TPUD;
5發地址值為00的SETREC命令;
6.發REC命令。
器件便從00地址開始錄音,一直到出現OVF(存貯器末尾)時,錄音停止。
　　　　　　　　　　　　　　　　　　指令表

指令	5位控制碼<11位地址>	操作摘要
POWERUP	00100<XXXXXXXXXXX>	上電:等待TPUD后器件可以工作
SET PLAY	11100< A10-A0>	從指定地址開始放音。必須后跟PLAY指令使放音繼續
PLAY	11110<XXXXXXXXXXX>	從當前地址開始放音(直至EOM或OVF)
SET REC	10100<A10 -A0>	從指定地址開始錄音。必須后跟REC指令錄音繼續
REC	10110<XXXXXXXXXXX>	從當前地址開始錄音(直至OVF或停止)
SET MC	11101<A10 -A0>	從指定地址開始快進。必須后跟MC指令快進繼續
MC	11111<XXXXXXXXXXX>	執行快進,直到EOM.若再無信息,則進入OVF狀態
STOP	0X110<XXXXXXXXXXX>	停止當前操作
STOP WRDN	0X01X<XXXXXXXXXXX>	停止當前操作并掉電
RINT	0X110<XXXXXXXXXXX>	讀狀態:OVF和EOM

注：快進只能在放音操作開始時選擇。
(三)SPI端口的控制位

(四)SPI 控制寄存器
SPI控制寄存器控制器件的每個功能,如錄放、錄音、信息檢索(快進)、上電/掉電、開始和停止操作、忽略地址指針等。詳見下表：

位	值	功 能		位	值	功 能
RUN = =	1 0	允許/禁止操作 開始 停止		PU = =	1 0	電源控制 上電 掉電
P/-R = =	1 0	錄/放模式 放取 錄		IAB = =	1 0	操作是否使用指令地址 忽略輸入地址寄存的內容 使用輸入地址寄存的內容
MC = =	1 0	快進模式 允許快進 禁止		P9-P0 A9-A0		行指針寄存器輸出 輸入地址寄存器

　　注：IAB置0時,錄、放操作從A9-A0地址開始。為了能連貫地錄、放到后續的存儲空間,在操作到達該行末之前,應發出第二個SPI指令將IAB置1,否則器件在同一地址上反復循環。這個特點對語音提示功能很有用。RAC腳和IAB位可用于信息管理。SPI端口簡單框圖如下：

Symbol	Parameters	Min	Typ	Max	Units
TSSS	/SS Setup Time	500			nsec
TSSH	/SS Hold Time	500			nsec
TDIS	Data in Setup Time	200			nsec
TDIH	Data in Hold Time	200			nsec
TPD	Output Delay			500	nsec
TDF	Output Delay to Hiz			500	nsec
TSSmin	/SS HIGH	1			μsec
TSCKhi	SCLK High Time	400			nsec
TSCKlow	SCLK Low Time	400			nsec
F0	CLK(Frequency)			1000	kHz